PATENT ABSTRACTS OF JAPAN

(11)Publication number:

64-086774

(43)Date of publication of application: 31.03.1989

(51)Int.CI.

H04N 5/66 G02F 1/133

BEST AVAILABLE COPY

G09G 3/36

(21)Application number: 62-245489

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

29.09.1987


(72)Inventor: SAKAMOTO TSUTOMU

MURAKAMI MASAHARU

(54) MATRIX DRIVING DISPLAY DEVICE

(57)Abstract:

PURPOSE: To accurately display an image and to prevent deterioration in a liquid crystal from being generated by storing the delayed time of the (m)th horizontal scanning period of a certain field from a vertical synchronous pulse, and supplying a video signal to the row of an odd line sequentially from a first line in that field and to the row of an even line in the next field. CONSTITUTION: A control circuit 35 detects and holds time information from a vertical synchronous pulse VD to an (m)th horizontal scanning period in the certain field, And in the next field, a horizontal synchronous pulse HD behind an (m+1)th horizontal scanning period from the pulse VD is supplied to a driving circuit 34 as a clock Y-SCK2 according to the time information. Therefore, in the field where a clock Y-SCK1 is outputted, the video signal is supplied to an image element on an odd row. Meanwhile, in the field where the clock Y-SCK2 is outputted, the video signal is supplied to the image element on an even row. In such a way, it is possible to display the image stably, and to prevent the deterioration in the liquid crystal from being generated.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

BEST AVAILABLE COPY

⑲-日本国特許庁(JP)

⑩特許出願公開

*** ** @ 公 開 特·許·公 報 (A) ** 昭64 - 86774*

63発明の名称 マトリクス駆動表示装置

②特 願 昭62-245489

纽出 頤 昭62(1987)9月29日

砂発 明 者 坂 本 務 埼玉県深谷市幡羅町1丁目9番2号 株式会社東芝深谷工

場内

©発 明 者 村 上 正 治 埼玉県深谷市幡羅町1丁目9番2号 株式会社東芝深谷工

場内

①出 顾 人 株 式 会 社 東 芝 神奈川県川崎市幸区堀川町72番地

创代 理 人 并理士 鈴江 武彦 外2名

明相

1. 発明の名称

マトリクス駆動表示装置

2. 特許期求の範囲

このマトリクス状表示部の列方内の直条を駆動する列駆動手段と

水平周間の第1のクロックに従って上記マトリ クス状表示部の行方向の西景のうち、奇数行の西 素を順次駆動する第1の行駆動手段と、

水平周期の第2のクロックに従って上記マトリクス状表示部の行方向の面系のうち、偶数行の画系を顔次駆動する第2の行駆動手段と、

第1のフィールドに於いて、垂直同期パルスからm (mは正の散散) 番目の水平走査期間以降の水平周期パルスを上記第1のクロックとして上記第1の行駆助手段に供給する第1のクロック供給手のと、

上記第1のフィールドに於ける上記重直周別パルスから上記m番目の水平走호期間までの時間情報を検出する時間情報検出手段と、

この時間情報検出手段によって検出された時間情報を保持する時間情報保持手段と、

第2のフィールドに於いて、上記時間情報保持手段に保持された時間情報に従って、(m + 1) 番目の水平走査期間以降の水平同期パルスを上記 第2のクロックとして上記第2の行起動手段に供 給する第2のクロック供給手段とを具備するよう に構成されていることを特徴とするマトリクス表 示解動発費。

3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

この発明は、液晶、プラズマ、EL、蛍光素子等によって構成された面素をマトリクス状に配列してなる面素を面像表示駆動するためのマトリクス駆動表示装置に関する。

(従来の技術)

近年、テレビジョン受像例、コンピュータ装置、情報機束装置等の適像表示装置に於いては、表示部として、プラウン管の代わりに、被品、プラズマ、EL、蛍光素子等によって構成される面素を複数マトリクス状に配置してなる平面状パネルが使用されることが多くなってきた。

第6 図に、 例えば、テレビジョン受象例に於いて、 表示部として液晶を使った 平面状パネル (以下、液晶パネルと記す) を使った場合のこの液晶パネルを函像表示駆動する従来のマトリクス 駆動表示後弱の構成を示す。

第6回に於いて、11は被品パネルである。この被品パネル11は収(行方向)機(別方向)に複数の電板を有し、各電極の交点に商素が配置されている。12は別方向(X)の駆動回路であり、液品パネル11の列方向の電極線にそれぞれ接続されている。13は行方向(Y)の駆動回路であり、液品パネル11の行

平周期で順次1ライン下の行に供給されることになり、1枚の絵が形成されることになる。1番下の電極線の駆動が済むと、駆動回路13は垂音駆動パルスVDによってリセットされた後、再び、同じ処理を行なう。

> ここで、第7回を用いて、ノンインターレース 方式の表示に於ける制和同路15の動作を期間す

方向の画素数分の出力増子を有する。各出力増子はそれぞれ液晶パネル11の行方向の電極線に接続されている。15は、端子14に印加される映像信号に含まれる水平同期信号に同期した水平駆動パルスVDに従って、上記液晶パネル11を表示型動するための各種タイミング信号を発生する制御回路である。

る。なお、第7回は割卸回路 1 5 の具体的類成を示す回路図である。

第7図に於いて、21はカウンタであり、水平 歴動パルスHDが入力されるたびに1ずつカウン トアップする。また、そのカウント値は、垂直駆動パルスVDが入力されるたびにリセットされる。 したがって、そのカウント出力は、常に、1フィールドに於いて、現在走査している水平走査ラインが何H目の水平走査ラインであるかを示す。こ

2 2 はコンパレータである。このコンパレータ 2 2 は、上記カウンタ 2 1 のカウント出力と行方 肉の表示開始位置を示すデータ V S D と比較し、 両者が一致した時、一致検出パルスを出力する。 これにより、コンパレータ 2 2 からは、カウンタ 2 1 がオーパースキャン分の水平走至ラインをカ ウントした後、一致検出パルスが得られることに なる。

23 は発掘回路である。この発掘回路23は、 垂直同期パルスHDと同期をとりながら、上記上

24はカウンタであり、発掘回路23のの出力 クロッグをカウント入力としてカウンドアップは …… る。また、このカウンタ24は水平駆動パルス HDによって、クリアされる。したがって、この カウンタのカント位置を監視することにより、1 水平走査期間の走査位置を管理することができる。

25はコンパレータである。このコンパレータ 25は、上記カウンタ24のカウント出力と行方 向の表示開始位置を示すデータHSDと比較し、 両者が一致した時、一致検出パルスを出力する。 これにより、コンパレータ25からは、カウンタ 2 4 がオーバースキャン分の西素 数をカウントし た後、一致検出パルスが得られることになる。

26.27はフリップフロップ回路(FF)で ある。このフリップフロップ回路26、27のQ 出力はそれぞれ、対応するコンパレータ22. 24から一致検出パルスが得られると、"H"レ ペルとなる。そして、この状態は、それぞれ垂直 同用パルスVD及び水平周期パルスHDによって

26のQ出力は、垂直プランキング 別間後の垂直 表示開始タイミングで"H"レダルとなり、この 状態を次の垂直プランキング期間まで保持する。 同様に、フリップフロップ回路27のQ出力は、 水平プランキング期間後の水平表示開始タイミン グで"H"レベルとなり、この状態を次の水平ブ ランキング期間まで保持する。

> 28, 29はアンド回路である。アンド回路 28は、フリップフロップ回路26のQ出力が "H"レベルの時、水平駆動パルスHDをクロッ クY-SCKとして通す。したがって、クロック Y-SCKは、垂直表示期間のみ出力される。ア ンド回路29は、フリップフロップ回路26のQ 出力が"H"の時、発掘回路23の出力クロック をクロックX-SCKとして通す。したがって、 クロックX-SCKは、水平表示期間のみ出力さ れる。これにより、駆動回路12、13のマトリ クス電極数分のクロックを出力することができる。

ノンインターレース方式の表示を実現するため

の制御回路15の構成は上述したようなものであ

ところで、最近、液晶パネル11の製造技術の 向上により、対角6~10インチ程度の比較的大 画面の液晶パネル11の製造が可能となってきた。 この場合、通常のテレビジョン受像機では、行方 向の画条数を440~480とすることで、

NTSC方式に於けるインターレース方式の表示 ン哲を使ったテレビジン受像機並みの垂直解像度 を実現することができる。

St. T. Care

رية وورين بن الإنابيج بالمنط

しかし、液晶パネル11を駆動して面像を表示 する場合、プラウン哲内で電子ビームを走査して 画像を表示する場合と異なり、最上部の行から 1 行おきに駆動するか、2番目の行から1行おきに 駆動するかを明確にする必要がある。つまり、フ ィールドことの相関、いわば、奇数フィールドと 偶数フィールドの判別が必要となる。もし、ある フィールドでm(mは正の整数)H目の映像信号 によりn(nは正の監督)ライン目の行を駆動し、 次のフィールドでmH目の映像信号をn-1ライ ン目の行を駆動した場合、前のフィールドと役の フィールドの絵が1ライン分食い違い、上下方向 におかしな絵となる可能性がある。この様子を閉 8 図 (a) 。 (b) に示す。第8 図 (b) は正常 な画像を示し、同図(a)は偶数行と奇数行に映 最信号を逆に与えた場合を示す。

したがって、正確な絵を得るには、テレビジョ が可能である。これによりで表示部と反でプラウェーン受象機に放けるフを行い片間の目の風動真理相である。 関、または、フィールドの例数、奇数の判別を正。 確に行なう必要があるが、この判別は、以下の理 由により容易でないことが一般に知られているた め、この判別により、上記問題を解決することは

> (1) 家庭用のコンピュータ、文字多重放送、 ビデオテックスシステムのアダプタ等のように、 フレームメモリを用いた比較的低解像度の装置に **於いては、ラインフリッカを低減する目的で、わ** さとインターレースを悪くしている。つまり、2 つのフィールド間に於いては、日が1/2ずれて

おらず、映像信号をほぼ同じタイミングで発生す るものがある。

(2) 通常、上記水平同期パルスHD、垂直同 期パルスVDは、映像信号から水平周期信号を分 似することにより作られるが、弱電界等の悪条件 では、垂直同期パルスVDを再生する同期分離部 は大きな時定数の容鼠を用いているため、垂直同 期パルスの発生タイミングが遅れる場合が多い。 このため、垂直周期パルスHDと水平同期パルス VDとの位相関係を明確に定めることは不可能に

(3) ビデオテープレコーダやビデオディスク 等の特殊再生(早送り再生、眷戻し再生、静止面 再生等)時は、再生信号に含まれる同期信号は、 NTSC方式の標準的な同期信号とは、周期、位 相が相違している。

また、液晶パネル11に駆動回路12.13や 制御回路14を組み込んで被品パネルモジュール を構成し、これを表示部としてブラウン管を有す るテレビジョン受像機に接続することにより、ア

たり、液晶の劣化を狙く恐れがある等の問題があ

そこで、この発明は、液晶パネル等を使った表 示邸でインターレース走査を行なう場合であって も、常に正常な面像を表示することができるよう にするとともに、液晶の劣化等を防ぐことができ るマトリクス駆動表示装置を提供することを目的

[発明の構成]

(同盟点を解決するための手段)

上記目的を達成するためこの発明は、正確な フィールド判別は不可能に近いため、これを行な うことはせず、あるフィールドのm番目の水平走 衣削間が垂直周期パルスからどのくらいの時間遅 れて現われたかを記憶し、そのフィールドでは、 1 ライン目から順次奇数ラインの行に映像信号を 与え、次のフィールドでは、垂直同期パルスから 上記記憶した時間以降に現われた水平同期パルス に従って偶数ラインの行に映像信号を供給するよ うにしたものである。

ラン普及び被属パネルのドずれも使用可能な汎用。 性のあるシステムを考えた場合。ブラウン質を使し ったテレビジョン受像機ではもともと水平同期バ ルスHD、垂直同期パルスの関係がまちまちであ るため、どのセットのテレビジョン受扱概にも、 液晶パネルモジュールを接続することができると は限らない。

また、液晶に映像信号を供給する場合、一定の 周期で映像信号の極性を変えないと、液晶が劣化 してしまうが、フィールドの判別を誤り、常に同 じラインの行のみに映像信号を与えると、映像信 号の極性を変えているにもかかわらず、この行に は常に同じ極性の映像信身が与えられることにな り、液晶が劣化してしまう。

(発明が解決しようとする問題点)

以上述べたように表示部として液晶パネル等 を使ってインターレース走査を行なう場合、フィ ールドの判別を行なう必要があるが、この判別が 題しいため、従来のマトリクスØ助表装置に放い ては、正常な画像を再生することができなくなっ

(作用)

上記構成によれば、1ライン目の行から始ま って奇数ラインの行には、奇数フィールド、偶数 フィールドのどちらの映像信号が供給されるかは 定かではないが、2ライン目の行には必ず1ライ ン目の行の下に来るべき映像信号が次のフィール ドで供給されることになる。したがって、奇数ラ インと偶数ラインの絵の上下関係が逆になること がなく、正確な面像表示が可能となる。また、各 行には、常に、1フィールドごとに極性の異なる。 映像信号が与えられることになるので、液晶の劣 化も生じない。

(実施例)

以下、図面を参照してこの発明の実施例を詳 細に説明する。

第1回はこの発明の一実施例の構成を示す回路 図である。

第1回に於いて、31は紋品パネルである。 3 2 はこの液晶パネル 3 1 の列方向の面流を駆動 する駆動回路で、各出力増子が被局パネル31の |別方向の電極線に接続されて"い"る。"この足動回路・*・*記m番目の水平・走査期・闘・までの時間情報を検出し、ペーツへ・ 32は街述する制御回路35から与えれるクロッ クメーSCKに従って映像信号をサンプリングし、 液晶パネル31の列方向の面素分のサンプリング データを切た時点で水平同期パルスHDによりリ セットされる。33.34は液晶パネル31の左 右両側に設けられた行方向の駆動回路である。駆 動回路33の各出力焼子は、奇数ラインの行の意 植稔に接続されている。一方、駆動回路34の各 出力以子は、偶数ラインの行の電極線に接続され ている。また、駆動回路33は制御回路35から 出力されるクロックY-SCK1に従って原次資 枚ラインの行を駆動する。。一方、駆動回路34 は、制御回路ら出力されるSCK2に従って順次 偶数ラインの行を駆動する。上記制御回路3.5 は、 あるフィールドに渋いて、垂直同期パルスVDか らm番目の水平定査期間以降の水平周期パルス HDを上記クロックY-SCK1として駆動回路 33に供給する。また、この制御回路35は上記 フィールドに於ける上記垂直周期パルスVDか上。

てこれを保持する。そして、次のフィールドでは、 この時間領報に従って、垂直同期パルスVDから (m+1) 番目の水平走査期間以降の水平同期パ ルスHDを上記駆動回路34に上記クロックY-SCK2として供給する。したがって、クロック Y-SCK1が出力されるフィールドでは、存款 行の西森に映像信号が与えられる。一方、クロッ クY-SCK2が出力されるフィールドでは、偶 数行の面楽に映像信号が与えられる。これにより、 液晶パネル31はインターレース走査されること になる.

第2回に上記初御回路35の具体的構成を示す。 第2図に於いて、41はカウンタであり、水平 周波数1日の8倍の周波数を有するクロック C K をカウント用クロックとし、垂直両別パルスVD によってフィールドことにリセットされる。42 はコンパレータであり、上記カウンタ4 1.のカウ ント出力を一方入力Aとし、後述するセレクタ 43の選択出力を他方入力Bとして両者が一致し

たとき、"し"レベルとなる一致検出パルスを出 カする。上記セレクタ43は、2つの入力A。B. のうち、選択制御入力SELが"L"レベルのと きは一方の入力 A を選択し、" H ″ レベルのとき は他方の入力Bを選択する。そして、この選択出 カを上記コンパレータ42に他方の入力Bとして 供給する。ここで、セレクタ 4-3 の他方の入力 B: は固定値であり、10進で例えば"8"に設定さ れている。4-4-はラッチ回路であり、入力として は、江上記"カュウェン"ター4・1:1のカウント:出力が供給され ている.

45はフリップフロップ回路であり、クロック 入力として上記コンパレータ42の一致検出パル スが供給されている。したがって、このフリップ フロップ回路 4:5 は、カウンタ 4.1 のカウント出 カとセレクタ43の選択出力が一致してから、カ ウンタ41が1だけカウントアップし、一致検出 パルスガ "し"レベルから " H "レベルに切り変 わったタイミングで"H"レベルのD入力をラッ チし、これを出力する。そして、この状態は、垂 直向用パルスVDによってリセットされる。 4 6 もフリップフロップ回路である。このフリップフ ロップ回路46は、垂直周期パルスVDをインパ - 9.4.8で反転したパルスをクロック入力とし、 その百出力をD入力とする。これにより、このフ リップフロップ回路46は、垂直同期パルスVD が入力されるたびに出力が反転する。また、この フリップフロップ回路46の互出力は、さらに、 したがって、このセレクタ4.6の選択出力は、重し 直向用パルスVDが入力されるたびに切り変えら れる。47もスリッズフロップ回路である。この フリップフロップ回路47は"H"レベルの信号 をD入力とし、垂直同期パルスVDの反転出力を クリア入力としているため、クロック入力がある たびにQ出力が"H"レベルとなり、この状態は、 垂直同期パルスVDが出力されるたびにリセット される。このフリップフロップ回路47のQ出力・ は、上記ラッチ回路44のにラッチパルスとして 与えられる。したがって、このラッチ回路44の

シューランチテータは、一重直側頭バルスVDが出力されー 1. 我们是一起大家最后的。 るたびに更新される。

> 49はアンド回路である。このアンド回路49 は、フリップフロップ回路45のQ出力が"H" レベルのとき、水平同期パルスHDを出力する。 したがって、アンド回路49は、コンパレータ4 2から一致検出パルスが得られた後、カウンタ4 1のカウント出力が"1"たけアップして次に垂 直同期パルスVDが出力されるまで水平周期パル スHDを出力する。50、51もアンド回路であ る。これらアンド回路50、51はともに上記ア ンド回路49の出力を一方入力とし、他方入力と しては、アンド回路50は、上記フリップフロッ プ回路46ので出力を、アンド回路51は同じく Q出力を与えられる。これにより、アンド回路 49の出力は、フリップフロップ回路46の出力 の極性いかんにかかわらず、アンド回路50ある いは51のいずれか一方から出力される。すなわ ち、フリップフロップ回路46の豆出力が"H" レベルであれば、アンド回路49の出力はアンド

回路・5~0 から出力でれいで出力がポートルーンペルででいる。 あれば、アンド回路51から出力される。アンド 回路50の出力がクロックY-SCK1であり、 アンド回路51の出力をクロックY-SCK2で

52はインパータである。このインパータ52 は上紀アンド回路49の出力を反転してフリップ フロップ回路47にクロック入力として供給する。 これにより、フリップフロップ回路49は、垂直: ฎ別パルスVDの反転出力によってリセットされ[、] た後の最初の水平同期パルスHDのタイミングで セット状態とされ、この状態を次に垂直同期パル スVDが出力されるまで保持する。

上記構成に於いて第3因及び第4因のタイミン グチャートを参照しながら動作を説明する。

第3図は、フリップフロップ回路46のQ出力 が"日"レベルにある状態に於いて、垂直同期パ ルスVDが入力され、その立ち下がりのタイミン グでフリップフロップ回路46の出力の極性が反 転した状態を示すものである。この垂直同期バル

スVDの入力によりカウンタ41のカウント出力 は"0"に設定される。そして、この状態よりク ロックCKをカウントすることにより、1.2. 3 … どカウントアップしていく。また、フリップ フロップ回路46の0出力が"H"レベルである ため、セレクタ43はB入力である"8"が出力 される。これにより、カウンタ41の出力が"8" になったとき、コンパレーダ42の出力は"L" ニュラマに対象である。これでで表ので表面ののロググCKによってペルのままである。これが生まな時間を発展である。 ・・・・り、カウンタ41のカウント出力が 59 % になる と、コンパレータ42の出力は"H"に戻る。こ のコンパレータ42の出力の立上がりのタイミン グで、フリップフロップ回路45に"H"レベル のテータがラッチされるので、水平同期パルス HDがアンド回路49を通る。そして、アンド回 路49を最初に通過した水平同期パルスHDの立 ち下がりのタイミングで、フリップフロップ回路 4 7 の Q 出力が"H"レベルになる。この Q 出力 の立上がりのタイミングでカウンタ41のカウン ト出力がラッチ回路44にラッチされる。第3図

では、カウント値"14"がラッチされる。以降、 次の垂直同期パルスVDが出力されるまでは、ア ンド回路49より水平同期パルスHDが出力され る。この時、フリップフロップ回路46の気出力 が"H"レベルにあるから、アンド回路 4 9 から 出力される水平局期パルスHDは、アンド回路 50からクロックY-SCK1としてして出力さ れる。この時、アンド回路51の出力は『ピップレ

第4図は第3図の状態から次の垂直同期パルス VDが入力された状態を示すものである。^^^

まず、この垂直同例パルスVDにより、カウン タ41、フリップフロップ回路45、47がりセ ットされる。また、フリップフロップ回路 4 6の Q出力は反転して"H"レベルとなる。ごこれによ り、セレクタ43はA入力であるラッチ回路44 のラッチデータを選択する。したがって、コンパ レータ 4 2 からは、カウンタ 4 1 のカウント出力 が"14"になったとき、一致パルスが出力され る。これにより、これ以降の水平同期パルスHD

パルスHDは今度は、アンド回路51からクロッ クY-SCK2として出力される。この時、アン ド回路50の出力は"し"レベルである。また、 ラッチ回路44には"18"ラッチされるが、次 のフィールドでは、セレクタ43は固定アドレス データ"8"を選択するので、第3回の動作がな

以上述べたように、アンド回路50からは、重 直同期パルスVDの立ち下がりタイミングからー 定時間(ここでは、水平周波数「Hのパルスのパー ルス幅、つまり、カウンタ41のカウント値が "8")軽過後に水平同期パルスHDを出力され、 次のフィールドでは出力されない。一方、アンド 回路51からは、アンド回路50から水平周期パ ルスHDが出力されているフィールドでは水平同 期パルスHDは出力されず、次のフィールドに於 いて、アンド回路50から最初に水平周期パルス HDが出力されるタイミングよりは遅いタイミン グで、水平同期パルスHDが出力される。この時、

偽数フィールドで、 映像信号が供給される行が反 対になることがある。この組合、1日分絵が上下 にすれるが、これは、チャンネル切換え、ビデオ テープレコーダでの再生から早送りへの切換え、 入力信号の切換え時等、全く違う映像信号が入力 される場合であるから問題はない。

以上この発明の一実施例を詳細に説明したが、 この発明はこのような実施例に限定されるもので 種々様々変形実施可能なことは勿論である。

「お明の効気】

以上述べたようにこの発明のよれば、液晶パネ ル等のマトリクス状表示部をインターレース走夜 する場合に、画像を正常に表示することができ、 表示のとしてブラウン管を用いた装置並の解像度 の実現に寄与することができる。

4. 図面の簡単な説明

第1図はこの発明の一実施例の構成を示す回路。 図、第2図は第1図に示す制御回路35の具体的 務成の一例を示す回路図、第3回及び第4図は第

力されない。

> よって、1フィールドで考えた場合、クロック Y-SCK2の方がY-SCK1の方よりも遅い タイミングで出力される始める。

第5日に、垂直同期パルスVDとクロックY-♪ S C K.1 。 Y - S C K 2 の関係を示す。


以上述べたこの実施例によれば次のような効果 がある。

前にも説明したように、この発明は、奇数フィ ールドと偶数フィールドを判別することを目的と しているのではないので、奇数行の画系に囚数フ ィールドの映像信号が供給されることもある。し かしながら、次のフィールドでは、必ず、1ライ ン下の行より映像信号が供給されるので、先の第 ·8 図(b)に示すように、絵がおかしくなること はない。また、同用が造校している限りはこの状 態を続けることができるので、函数を安定に表示 することが可能である。但し、同期がチャンネル 切換えで不遠続になった時は、奇数フィールドと


2 図の動作を説明するためのタイミングチャート、 第5因は第1因の動作を説明するためのタイミン グチャート、第6図は従来のマトリクス駆動表示 装置の全体的な構成を示す回路図、第7図は第6 図に示す初御回路15の具体的構成のを示す回路 図、第8図は従来の問題を説明するための図であ

3 1 …放品パネル、3 2. 3 3. 3 4 … 駆動回 大学、中央大学、アッセなでで、他にも大学、明の要旨を強調しない範囲で、中国語で3.5 一种類回路に4.17年かりアクジ、4.20年日に中央をいて ンパリータ (4:4:3...) セレクタ・4 4 mb 元之チョ路ペーニ 45,46.47…フリップフロップ回路、48. 52…インパータ、49.50.51…アンド回 PR .


出额人代理人 弁理士 蜂红武彦




第 1 図




第 2 図




第 5 図



第 6 図



第 7 図



第 8 図